

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 62-089167

(43)Date of publication of application : 23.04.1987

(51)Int.Cl.

G06F 15/30

G06K 13/06

G06K 17/00

G07D 1/00

G07F 7/08

(21)Application number : 60-228801

(71)Applicant : OMRON TATEISI ELECTRONICS
CO

(22)Date of filing : 16.10.1985


(72)Inventor : TAZAKI HIROSHI
SAIDA YUICHI
ENDO KOICHI

(54) CARD IDENTIFYING METHOD

(57)Abstract:

PURPOSE: To discriminate a correctness and incorrectness of a card by measuring a characteristic of a card, reading the characteristic information in a memory and collating the characteristic information and a measuring result of the card.

CONSTITUTION: An emboss detector 7, a reading contact 8, an insertion inspector 3, a pulse generator 10, a counter 26, a CPU 27, a shift register 28 and a memory 29 are provided. The pulse generator 10 detects a rotation of a slit disk 11 to generate a pulse corresponding to the quantity of an insertion of a card 20, and the emboss detector 7 contacts an upper surface of the card 20 mounted on a lower guide plate 6 to detect embosses (recessed parts and protruding parts) 25. The reading contact 8 contacts an electrode 21 on an upper surface of the card 20 and reads the information stored in the card 20. Thereby, the characteristic information (pattern data) in a memory 23 of the card 20 is read if this characteristic information and the



characteristic (pattern) of the embosses of the card 20 read by the emboss detector 7 coincide, this card is considered to be a correct card.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A)

昭62-89167

⑫ Int. Cl. ⁴	識別記号	庁内整理番号	⑬ 公開 昭和62年(1987)4月23日
G 06 F 15/30	3 5 0	A-8219-5B	
G 06 K 13/06		B-6711-5B	
		S-6711-5B	
G 07 D 17/00		C-8109-3E	
G 07 F 1/00		C-7234-3E	
G 07 F 7/08			審査請求 未請求 発明の数 1 (全19頁)

⑭ 発明の名称 カード識別方法

⑮ 特 願 昭60-228801

⑯ 出 願 昭60(1985)10月16日

⑰ 発 明 者	田 崎 央	京都市右京区花園土堂町10番地	立石電機株式会社内
⑱ 発 明 者	斉 田 雄 一	京都市右京区花園土堂町10番地	立石電機株式会社内
⑲ 発 明 者	遠 藤 侯 一	京都市右京区花園土堂町10番地	立石電機株式会社内
⑳ 出 願 人	立石電機株式会社	京都市右京区花園土堂町10番地	
㉑ 代 理 人	弁理士 岩倉 哲二	外1名	

明 細 書

1. 発明の名称

カ ー ド 識 別 方 法

2. 特許請求の範囲

カードの特徴を示す特徴情報が予め記憶されたメモリを持つ前記カードが挿入されたとき、このカードの特徴を認識するとともに、前記メモリ内にある前記特徴情報を読みだして、この特徴情報と前記カードの測定結果とが一致していたならば、このカードを正しいカードと判別することを特徴とするカード識別方法。

3. 発明の詳細な説明

《産業上の利用分野》

本発明は、ICカード、光カード等のカードの真偽を判別するカード識別方法に関する。

《発明の概要》

本発明によるカード識別方法は、カードの特徴を示す特徴情報が予め記憶されたメモリを持つ前記カードが挿入されたとき、このカードの特徴を認識するとともに、前記メモリ内にある前記特徴

情報を読みだして、この特徴情報と前記カードの測定結果とが一致していたならば、このカードを正しいカードと判別するようにし、これによつてカードの真偽および正しい持ち主かどうか等を判別するようにしたものである。

《従来の技術》

銀行の自動支払機等で用いられる磁気カードは、ベースとなる板状のプラスチック板と、このプラスチック板の一部に設けられる磁気ストライプとを備えて構成されており、この磁気カードを自動支払機等に挿入して、テンキーから暗証番号を入力すれば、自動支払機等がこの暗証番号と前記磁気ストライプに予め記憶されているデータとを比較し、この比較結果に基づいて、このカードが正しいものかどうか、またこのカードを挿入した人が正しい持ち主かどうかを判別する。

《発明が解決しようとする課題》

しかしながらこのような識別方法では、何等かの手段によつて他人のカードを入替した人がこのカードの磁気ストライプに書き込まれているデー

特開昭62-89167 (2)

タを読みだして、これを他の新たなカードに書き込み、この後他人のカードの方を元の持ち主に返しておけば、正しい持ち主が知らぬ間に2枚のカードが存在してしまうことになる。

また、上述した磁気カード以外のカード、例えばテレホンカード、オレンジカード等においては、これらを購入した人がこのような方法で1枚のカードから何枚ものカードを作ってしまう可能性がある。

本発明は上記の事情に鑑み、カードリーダーやカードライタ等を用いてカードからカードへデータを転送して作ったコピーカードと正しいカードとを識別することができるカード識別方法を提供することを目的としている。

《問題点を解決するための手段》

上記問題点を解決するため本発明によるカード識別方法は、カードの特徴を示す特徴情報が予め記憶されたメモリを持つ前記カードが挿入されたとき、このカードの特徴を判定するとともに、前記メモリ内にある前記特徴情報を読みだして、この特徴情報と前記カードの判定結果とが一致して

いたならば、このカードを正しいカードと判別することを特徴としている。

《実施例》

第1図は本発明によるカード識別方法の第1実施例で用いられるカード識別装置の正面断面図、第2図は同実施例で用いられるカードの平面図である。

第1図に示すカード識別装置1は、自動支払機等の内部に設けられるものであり、カード挿入口2と、挿入検知器3と、ローラ4、5と、下ガイド板6と、エンボス検知器7と、読取り読点8と、パルス発生器10とを備えて構成されている。

カード挿入口2は、前記自動支払機等の接客面9に設けられる横方向に長いスリットであり、このカード挿入口2の奥側には挿入検知器3が設けられている。

挿入検知器3は光スイッチ等のスイッチを備えて構成され、前記カード挿入口2からカード20（第2図参照）が挿入されたとき、これを検知するものであり、この挿入検知器3の奥側には下ガ

イド板6が設けられている。

下ガイド板6は、その上面高さが前記カード挿入口2の高さとほぼ一致するか、またはこれより少し低くなるように配置された板であり、この下ガイド板6の前記挿入検知器3に近い所にはローラ4が回転自在に設けられている。

ローラ4は、その上面上端が前記下ガイド板6の上面よりも少し上方に突出するような高さに配置されたものであり、その軸は前記パルス発生器10に接続されるとともに、その上方にはローラ5が配置されている。

ローラ5は、前記カード20が前記下ガイド板6に載せられたとき、これを上から押圧してこのカード20を前記ローラ4に押し付けるものであり、このローラ5の押圧動作によつて前記カード20の挿入量と前記ローラ4の回転量とが一对一に対応する。

また前記パルス発生器10は、前記ローラ4の軸に固定されるスリット円盤11と、このスリット円盤11の同軸部近傍に配置されるスリット検

知器12とを備えて構成されたものであり、前記スリット円盤11の回転を検出して前記カード20の挿入量に対応したパルスを発生する。

また、前記ローラ5と前記挿入検知器3との間には、エンボス検知器7が設けられている。

エンボス検知器7は、前記下ガイド板6に載せられた前記カード20の上面に接触して前記カード20のエンボス（凹凸）25を検知するものであり、この検知結果に対応した信号を発生する。

また、前記ローラ5のさらに奥側には、読取り読点8が設けられている。

読取り読点8は、前記下ガイド板6に載せられた前記カード20上面の電極21（第2図参照）に接触して前記カード20に記憶された情報を読み出すように構成されている。

一方、このカード識別装置1に挿入されるカード20は、第2図に示すようにプラスチック等からなる板状のベース22と、このベース22内に設けられるメモリ23、CPU（中央処理装置）24と、前記ベース22の上面に設けられる電極

特開昭62-89167 (3)

21と、前記ベース22の上面に形成されるエンボス25とを備えたICカードであり、このカード20を前記カード識別装置1に挿入している途中で前記エンボス25が前記エンボス検知器7に接し、またこのカード20を前記カード識別装置1に完全に挿入した状態で前記荷板21と前記読取り接点8とが接するように、これらエンボス25、荷板21の位置が決められている。

さらにこの場合、前記メモリ23には前記エンボス25のパターンに対応したパターンデータが予め記憶されている。

第3図は、この第1実施例によつて示される前記カード識別装置1の回路構成例を示すブロック図である。

この図に示す部は、カード識別装置1に前記カード20が挿入されたとき、このカード20のメモリ23内にある特徴情報(パターンデータ)を読みだして、この特徴情報と前記エンボス検知器7によつて読み取られたカード20のエンボス25の特徴(パターン)が一致していたならば、

このカードを正しいカードと判別するものであり、前記エンボス検知器7、読取り接点8、挿入検知器3、パルス発生器10と、カウンタ26と、CPU27と、シフトレジスタ28と、メモリ29とを備えて構成されている。

カウンタ26は、前記パルス発生器10が出力するパルスをカウントし、このカウント値が一定値以上になつたときに、パルスを出力する逆カウンタであり、ここで得られたパルスはCPU27へ供給される。

また、前記シフトレジスタ28は前記パルス発生器10がパルスを出力する前に前記エンボス検知器7の出力を取り込むとともに、これを順次シフトして並列データに変換するものであり、この並列データは前記CPU27へ供給される。

また、前記メモリ29は前記CPU27のプログラムおよび各種の定数データ等を記憶しているROM(リード・オンリ・メモリ)と、前記CPU27の作業エリアとなるRAM(ランダム・アクセス・メモリ)等とを備えたものである。

この場合、前記RAMの一部には第4図のメモリマップに示す如く前記シフトレジスタ28からの並列データ(パターンデータ)が記憶される割当パターンエリア30と、前記カード20のメモリ23から読み出した特徴情報(パターンデータ)が記憶される割当パターンエリア31と、読み込み番地を示すアドレスカウンタとが設けられている。

また前記CPU27は、マイクロプロセッサ、各種インターフェース等とを備えて構成されたものであり、次に述べるように動作する。

まず、前記カード識別装置1に前記カード20が挿入される前においては、CPU27は第5図に示すフローチャートのステップST1で前記カード20が挿入されるまで待つ。

この状態で、前記カード20が挿入されれば、CPU27はステップST2において書き込み番地を示すアドレスカウンタの値Cを割当パターンエリア30の先頭番地の値にした後、ステップST3で前記カウンタ26からパルスが供給される

まで待つ。そして、パルスが供給されたとき、CPU27はステップST4においてシフトレジスタ28の並列データを取り込み、これをメモリ29の割当アドレスカウンタで示される番地に記憶させる。

次いで、CPU27はステップST5で、前記アドレスカウンタの値Cをインクリメントした後、ステップST6で、このアドレスカウンタの値Cが割当パターンエリア30の最終番地の値Nになつたかどうかをチェックし、これらが一致するまで前記ステップST3からステップST6を繰り返して実行する。

そして、これらが一致したとき、CPU27はステップST6からステップST7へ分岐して、ここで読取り接点8を介してカード20に特徴情報を要求し、ステップST8でこの特徴情報を取り込んで、これをメモリ29の割当パターンエリア31に書き込む。

次いで、CPU27はステップST9で、この割当パターンエリア31に記憶された特徴情報と

特開昭62-89167 (4)

前記測定パターンエリア30に記憶されたパターンデータとが一致しているかどうかを判別し、これらが一致していれば、カード20が正しいものと判別してステップS T 10で表示器(図示略)に正しいカードである旨を表示させる。

この後、CPU 27はステップ11で、紙幣の支払処理等の予め決められたルーチンを実行して動作を終了する。

また前記ステップS T 9において、設定パターンエリア31に記憶された特徴情報と前記測定パターンエリア30に記憶されたパターンデータとが一致していないと判断されれば、CPU 27は、カード20が不正なものと判断してステップS T 12で前記表示器に不正なカードである旨を表示させる。この後、CPU 27はステップS T 13で、警報音(図示略)から警報音を出力させて係員等에게これを知らせて、この係員等にカード不正時の処理を行わせ、この後動作を終了する。

このようにこの実施例においては、カード20に、電磁的にコピー不能なエンボス25を設けて

いるので、メモリ23のデータを他のカードにコピーしただけでは、このコピーされた側のカードを従用不能にすることができる。

またこの実施例では、カード20に設けられたメモリ23に前記カード20に設けられたエンボス25の特徴を示す特徴情報を予め記憶させておいて前記カード20が挿入されたとき、このカード20のメモリ23内にある前記特徴情報を読みだして、この特徴情報と前記カード20の特徴が一致していたならば、このカード20を正しいカードと判別するようにしたので、カードリーダーやカードライター等を用いてカードからカードへデータを転送して作ったコピーカードと正しいカードとを識別することができる。

第6図は本発明によるカード識別装置の第2実施例を示す要部断面図である。なお、この図において、第1図の各部と対応する部分には、同一の符号が付してある。

この図に示すカード識別装置1-2が第1図に示すカード識別装置1と異なる点は、エンボス検

知器7に代えてパターン読取器40を設けたことである。

第7図は同実施例で用いられるカードの平面図である。なお、この図において、第2図の各部と対応する部分には、同一の符号が付してある。

この図に示すカード20-2が第2図に示すカード20と異なる点は、エンボス25に代えて印刷などにより光学的に読み取れるパターン41を設けたことである。

このように構成しても、カード20-2のメモリ23にパターン41の特徴情報を記憶させておき、カード識別装置1-2にカード20-2が挿入されたとき、前記パターン読取器40によつてパターン41を読み取つて、この読取り結果と前記メモリ23に記憶されているパターン41の特徴情報とを比較判別することによつて、このカード20-2がコピーされたカードかどうかを識別することができる。

第8図は本発明によるカード識別装置の第3実施例を示す要部断面図である。なお、この図にお

いて、第1図の各部と対応する部分には、同一の符号が付してある。

この図に示すカード識別装置1-3が第1図に示すカード識別装置1と異なる点は、エンボス検知器7、ローラ4、5、パルス発生器10、を省き、代りに下ガイド板6の上方と、検査面9上とに指紋読取り器50、51を各々設けたことである。

第9図は同実施例で用いられるカードの平面図である。なお、この図において、第2図の各部と対応する部分には、同一の符号が付してある。

この図に示すカード20-3が第2図に示すカード20と異なる点は、エンボス25に代えて印刷などによりこのカード20-3を所有している人の指紋パターン49を設けるとともに、この指紋パターン49の特徴をメモリ23に格納したことである。

第10図は、この第3実施例によつて示される前記カード識別装置1-3の回路構成例を示すブロック図である。この図において、第3図の各部

特開昭62-80167 (5)

と対応する部分には、同一な符号が付してある。

この図に示す図が第3図に示すものと異なる点は、エンボス検知器7に代えて設けられる読取装置50、51の出力をオアゲート52を介してシフトレジスタ28へ供給するようにし、さらにメモリ29を構成するRAMの一部に第11図のメモリマップに示す如く前記シフトレジスタ28からの並列データ(パターンデータ)が記憶される規定パターンエリア30-3と、前記カード20のメモリ23から読み出した特徴情報(パターンデータ)が記憶される設定パターンエリア31-3と、これら規定パターンエリア30-3、設定パターンエリア31-3を読み書きするときのアドレスカウンタ53、54とを設けたことである。

また、この回路ではCPU27によつて駆動されるパルス発生器10-3が設けられ、このパルス発生器10-3の出力がカウンタ26と、シフトレジスタ28に供給される。

次に、この実施例の動作を第12図を参照しな

がら説明する。

まず、前記カード識別装置1-3に前記カード20-3が挿入される前においては、CPU27は第12図に示すフローチャートのステップST20で前記カード20-3が挿入されるまで待つ。

そして、このカード20-3が挿入されれば、CPU27はステップST21において書き込み番地を示すアドレスカウンタ53を規定パターンエリア30-3の先頭番地の値にした後、ステップST22でパルス発生器10-3および読取装置50の駆動を開始する。この後、CPU27はステップST23でカウンタ26からパルスが供給されるまで待つ。

そして、パルスが供給されたとき、CPU27はステップST24においてシフトレジスタ28の並列データを取り込み、これをメモリ29の前記アドレスカウンタ53の値Caで示される番地に記憶させる。

次いで、CPU27はステップST25で、前記アドレスカウンタ53の値Caをインクリメン

トした後、ステップST26で、このアドレスカウンタ53の値Caが規定パターンエリア30-3の最終番地の値Nになったかどうかをチェックし、これらが一致するまで前記ステップST23からステップST26を繰り返し実行する。

そして、これらが一致したとき、CPU27はステップST26からステップST27へ分岐して、ここでパルス発生器10-3を停止させる。

次いで、CPU27はステップST28で、読取装置50を介してカード20-3に特徴情報を要求し、ステップST29でこの特徴情報を取り込んで、これをメモリ29の設定パターンエリア31-3に書き込む。

この後、CPU27はステップST30で、この設定パターンエリア31-3に記憶された特徴情報と前記規定パターンエリア30-3に記憶されたパターンデータとが一致しているかどうかを判断し、これらが一致していれば、カード20-3が正しいものと判断してステップST31で表示器(図示略)に正しいカードである旨を表示さ

せる。

次いで、CPU27は表示器に“指紋読み取り器上に指を当ててください”等のメッセージを出力して、カード20-3の持ち主の指を読取装置51に当てさせた後、ステップST32で、書き込み番地を示すアドレスカウンタ54を設定パターンエリア31-3の先頭番地の値にする。次いで、CPU27はステップST33でパルス発生器10-3および読取装置51の駆動を開始した後、ステップST34でカウンタ26からパルスが供給されるまで待つ。

そしてパルスが供給されたとき、CPU27はステップST35においてシフトレジスタ28の並列データを取り込み、これをメモリ29の前記アドレスカウンタ54の値Cbで示される番地に記憶させる。

次いで、CPU27はステップST36で前記アドレスカウンタ54の値Cbをインクリメントした後、ステップST37で、このアドレスカウンタ54の値Cbが設定パターンエリア31-3

特開昭62-89167 (6)

の最終番地の値Nになつたかどうかチェックし、これらが一致するまで前記ステップST34からステップST37を繰り返して実行する。

そして、これらが一致したとき、CPU27はパルス発生部10-3を停止させ、この後ステップST37からステップST38へ分岐して、ここでこの設定パターンエリア31-3に記憶されたパターンデータと前記測定パターンエリア30-3に記憶されたパターンデータとが一致しているかどうかを判別する。

そして、これらが一致していれば、CPU27はカード20-3を持つている人を正しい持ち主と判断してステップST39で前記表示部に「個人照合OK」を表示させる。

この後、CPU27はステップ40で、後述の変換処理等の予め決められたルーチンを実行し、この後動作を終了する。

また、上述したステップST30、38において、設定パターンエリア31-3に記憶されたパターンデータと前記測定パターンエリア30-3

に記憶されたパターンデータとが一致していないときには、CPU27はカード20-3またはこのカード20-3を持つている人が正しくないものと判断してステップST41で前記表示部にカードまたは個人が不正である旨を表示させる。

この後、CPU27はステップST42で、警報器（図示略）から警報音を出力させて係員等にこれを知らせ、カード不正時の処理を行なわせる。この後、CPU27は動作を終了する。

このようにこの実施例では、カード20-3の真偽を判別した後、このカード20-3を持つている人が本当の持ち主かどうかを判別するようにしているので、本当の持ち主以外の人がこのカード20-3を不正に使用するのを未然に防止することができる。

また、この第3実施例においては、拒否によってカード20-3の真偽およびこのカード20-3を使用した人が正しい持ち主かどうかを判別するようにしているが、手書きのサインによってカード20-3の真偽およびこのカード20-3を

使用した人が正しい持ち主かどうかを判別するようにしても良い。

また上述した各実施例においては、カード識別装置側でカードの真偽を判別するようにしているが、このカードの真偽判別をカード側で行うようにしても良い。

第13図はこのような方法によつてカードの真偽判別を行う場合に用いられるカード側の回路構成例を示すブロック図である。

この図に示す回路は、その表面にエンボス、文字パターン等のパターン60が設けられたカード20-4内に設けられるものであり、このカード20-4の表面に露出している電極21-4と、この電極21-4を介して外部装置とデータの送受信を行うCPU24-4と、このCPU24-4によつて制御されるメモリ23-4とを備えて構成されている。

この場合、前記メモリ23-4は前記CPU24-4のプログラムおよび各種の定数データ等を記憶しているROMと、前記CPU24-4の作

業エリアとなるRAM等とを備えて、そして、前14図のメモリマップに示す如く、前記RAMの一部には前記電極21-4を介して供給されたデータ（パターンデータ）を記憶するための測定パターンエリア30-4と、アドレスカウンタとが設けられ、また前記ROMの一部には、前記カード20-4のパターン60の特徴を示す特徴情報（パターンデータ）を記憶した設定パターンエリア31-4が設けられている。

第15図は、この第4実施例で用いられるカード識別装置1-4の回路構成例を示すブロック図である。なお、この図において、第3図の各部と対応する部分には、同一な符号が付してある。

この図に示す回路が、第3図に示すものと異なる点は、メモリ29に、第16図に示す如く測定パターンエリア30のみを設けたことである。

そしてこの場合、CPU27は、次に述べるように動作する。

まず、前記カード識別装置1-4に前記カード20-4が挿入される前においては、このカード

特開昭62-89167 (7)

識別装置1-4側のCPU27は第17図に示すフローチャートのステップST50で前記カード20-4が挿入されるまで待つ。

この状態で、前記カード20-4が挿入されれば、CPU27はステップST51において書き込み番地を示すアドレスカウンタの値Cを割定パターンエリア30の先頭番地の値にした後、ステップST52でカウンタ26からパルスが供給されるまで待つ。そして、パルスが供給されたとき、CPU27はステップST53においてシフトレジスタ28が出力する前記カード20-4上のパターン60の判定結果（並列データ）を取り込み、これをメモリ29の前記アドレスカウンタの値Cで示される番地に記憶させる。

次いで、CPU27はステップST54で、前記アドレスカウンタの値Cをインクリメントした後、ステップST55で、このアドレスカウンタの値Cが割定パターンエリア30の最終番地の値Nになったかどうかチェック、これらが一致するまで前記ステップST52からステップST55

を繰り返し実行する。

そして、これらが一致したとき、CPU27はステップST55からステップST56へ分岐して、前記カード20-4に割定データを送信可能になったことを伝え、ステップST57で前記割定パターンエリア30にある割定データをカード20-4に送信し、この割定データが正しいものかどうかを判別させる。

次いで、CPU27はステップST58で、カード20-4からこの判別結果を受け、ステップST59で、この判別結果が“OK”を示しているかどうかをチェックする。そしてこれが“OK”を示していれば、CPU27はカード20-4が正しいものと判断してステップST60で表示窓（図示略）に正しいカードである旨を表示させる。

この後、CPU27はステップST61で、紙幣の支払処理等の予め決められたルーチンを実行して動作を終了する。

また、カード20-4からの判別結果が“NO”を示していれば、CPU27は前記ステップST

59からステップST62に分岐し、ここで前記表示窓に不正なカードである旨を表示させる。この後、CPU27はステップST63で、警報音（図示略）から警報音を出力させて係員等にこれを知らせた後、ステップST64で係員等にカード不正時の処理を行わせて、動作を終了する。

一方、このカード識別装置1-4に挿入されたカード20-4は、次に述べるように動作する。

まず、カード20-4がカード識別装置1-4に挿入されれば、このカード20-4側のCPU24はステップST65を実行してカード識別装置1-4側に割定データを返るよう要求を出し、ステップST66でこのカード識別装置1-4側から応答があるまで待つ。

そして、このカード識別装置1-4側から応答があつたとき、CPU24はステップST67でカード識別装置1-4側から送られて来た割定データをメモリ23-4の割定パターンエリア30-4に書き込む。

次いで、CPU24はステップST68で割定

パターンエリア31-4に記憶されている特徴情報と前記割定パターンエリア30-4に記憶された割定データとが一致しているかどうかを判別し、これらが一致していれば、カード20-4が正しいものと判断してステップST69でカード識別装置1-4側に“OK”回答を送信して、カード20-4が正しいことを知らせた後、ステップST70で前記カード識別装置1-4側に予め決められたデータを送るなどのルーチンを実行した後、動作を停止する。

また、前記ステップST68において、割定パターンエリア31-4に記憶されている特徴情報と前記割定パターンエリア30-4に記憶された割定データとが一致していないと判断されれば、CPU24はステップST71でカード識別装置1-4側に“NO”回答を送信して、カード20-4が不正なカードであることを知らせた後、動作を停止する。

このように構成してもカードリーダーやカードライター等を用いてこのカード20-4から他のカー

特開昭62-89167 (8)

ドヘデータを転送して作ったコピーカードと正しいカード20-4とを識別することができる。

また、このようなカード20-4以外の別のカード、例えば指紋パターンを持つたカードでもこのようなカード側での識別を行なわせることができる。

第18図はカードの真偽判別をカード側で行なうようにした指紋パターンを持つたカードの一例を示すブロック図である。

この図に示す回路は、その表面に指紋パターン49が設けられたカード20-5内に設けられるものであり、前記カード20-4と同様に、このカード20-5の表面に露出している電極21-5と、この電極21-5を介して外部装置とデータの送受信を行うCPU24-5と、このCPU24-5によつて制御されるメモリ23-5とを備えて構成されている。

この場合、第19図のメモリマップに示す如く前記メモリ23-5を構成するRAMの一部には前記電極21-5を介して供給されたデータ(バ

ターンデータ)が記憶される測定パターンエリア30-5が設けられ、また前記ROMの一部には、前記カード20-5の指紋パターン49の特徴を示す特徴情報(パターンデータ)を記憶した規定パターンエリア31-4が設けられている。

第20図は、この第5実施例で用いられるカード識別装置1-5の回路構成例を示すブロック図である。なお、この図において、第10図の各部と対応する部分には、同一な符号が付してある。

この図に示す回路が第10図に示すものと異なる点は、第21図に示す如くメモリ29に第1、第2測定パターンエリア30-5a、30-5bと、第1、第2アドレスカウンタ53-5、54-5とを設けたことである。

そしてこの場合、CPU27は、次に述べるように動作する。

まず、前記カード識別装置1-5に前記カード20-5が挿入される前においては、CPU27は第22図に示すフローチャートのステップST79で前記カード20-5が挿入されるまで待つ、

ST82からステップST85を繰り返して実行する。

そして、これらが一致したとき、CPU27はステップST85からステップST86へ分岐して、前記カード20-5に測定データを送信可能になったことを伝え、ステップST87で前記測定パターンエリア30-5aにある測定データをカード20-5に送信し、この測定データが正しいものかどうかを判断させる。

次いで、CPU27はステップST88で、カード20-5からこの判別結果を受け、ステップST89で、この判別結果が“OK”を示しているかどうかをチェックする。そして、これが“OK”を示していれば、CPU27はカード20-5が正しいものと判断してステップST90で表示器(図示略)に正しいカードである旨を表示させる。

次いで、CPU27はステップST91で、表示器に“指紋読取り器上に指を当ててください”等のメッセージを出力して、カード20-5の持

この状態で、前記カード20-5が挿入されれば、CPU27はステップST80でパルス発生器10-3、指紋読取り器50をオンさせるとともに、ステップST81において書き込み番地を示すアドレスカウンタ53-5を測定パターンエリア30-5aの先頭番地の値にした後、ステップST82でカウンタ26からパルスが供給されるまで待つ。そしてパルスが供給されたとき、CPU27はステップST83において、カード20-5の指紋パターン49を読んでいる前記指紋読取り器50の出力をソフトレジスタ28を介して取り込み、これをメモリ29の前記アドレスカウンタ53-5の値Caで示される番地に記憶させる。

次いで、CPU27はステップST84で、前記アドレスカウンタ53-5の値Caをインクリメントした後、ステップST85で、このアドレスカウンタ53-5の値Caが測定パターンエリア30-5aの最終番地の値Nになったかどうかをチェックし、これらが一致するまで前記ステップ

特開昭62-89167 (9)

ち主の値を指紋読取り器51に当てさせた後、書き込み番地を示すアドレスカウンタ54-5の値C0を測定パターンエリア30-5bの先頭番地の値とする。この後、CPU27はステップST92でパルス発生器10-3および指紋読取り器51の駆動を開始する。次いで、CPU27はステップST93でカウンタ26からパルスが供給されるまで待つ。

そして、パルスが供給されたとき、CPU27はステップST94においてシフトレジスタ28の並列データを取り込む。

この場合、このシフトレジスタ28には前記指紋読取り器51によつて読み取られたカード所符番の指紋パターンが供給されているからCPU27にはこの指紋パターンが供給される。そしてCPU27はこれをメモリ29の前記アドレスカウンタ54-5の値C0で示される番地に記憶させる。

次いで、CPU27はステップST95で、前記アドレスカウンタ54-5の値C0をインクリ

メントした後、ステップST96で、このアドレスカウンタ54-5の値C0が測定パターンエリア30-5bの最終番地の値Nになったかどうかをチェックし、これらが一致するまで前記ステップST93からステップST96を繰り返して実行する。

そして、これらが一致したとき、CPU27はパルス発生器10-3を停止させ、この後ステップST96からステップST97へ分岐して、ここでこの測定パターンエリア30-5bに記憶されたパターンデータと前記測定パターンエリア30-5aに記憶されたパターンデータとが一致しているかどうかを判別する。

そして、これらが一致していれば、CPU27はカード20-5を持つている人を正しい持ち主と判断してステップST98で検知表示器に個人照合“OK”を表示させる。

この後、CPU27はステップST99で、検知の支払延期等の予め決められたルーチンを実行し、この後動作を終了する。

また、上述したステップST99、ST97において、各パターンデータが一致していないと判別されたときには、CPU27はカード20-5またはこのカード20-5を持つている人が正しいものとは判断してステップST100で前記表示器にカードまたは個人が不正である旨を表示させる。

この後、CPU27はステップST101で、警報器（図示略）から警報音を出力させて係員等にこれを知らせ、カード不正時の処理を行わせる。この後、CPU27は動作を終了する。

一方、このカード識別装置1-5に挿入されたカード20-5は、前記カード20-4と同様、次に通へるように動作する。

まず、カード20-5がカード識別装置1-5に挿入されれば、このカード20-5側のCPU24-5がステップST102を実行してカード識別装置1-5側に測定データを送るよう要求を出し、ステップST103でこのカード識別装置1-5側から回答があるまで待つ。

そして、このカード識別装置1-5側から回答があつたとき、CPU24-5はステップST104でカード識別装置1-5側から送られて来た測定データをメモリ23-5の測定パターンエリア30-5に書き込む。

次いで、CPU24-5はステップST105で、測定パターンエリア31-5に記憶されている特徴情報と前記測定パターンエリア30-5に記憶された測定データとが一致しているかどうかを判別し、これらが一致していれば、カード20-5が正しいものと判断してステップST106でカード識別装置1-5側に“OK”回答を送信して、カード20-5が正しいことを知らせた後、ステップST107で前記カード識別装置1-5側に、データを送るなどの予め決められたルーチンを実行した後、動作を停止する。

また、前記ステップST105において、測定パターンエリア31-5に記憶されている特徴情報と前記測定パターンエリア30-5に記憶された測定データとが一致していないと判断されれば、

特開昭62-89167 (10)

CPU 24はステップST108でカード識別装置1-5側に“NO”回答を送信して、カード20-5が不正なカードであることを知らせた後、動作を停止する。

このようにこの実施例においては、カード20-5が正しいカードかどうかをカード20-5で判別させることができるとともに、このカード20-4を持っている人が正しい持ち主かどうかをカード識別装置1-5がチェックし、これを表示することができる。

第23図(A)は本発明の第6実施例で用いられるカードの平面図、第23図(B)は第23図(A)のI-I線における断面図である。

これらの図に示すカード20-6は、その内部にIC回路等を備え、このIC回路によつて数字以上のデータを記憶し得るものに、コピー防止のための手段を付加したものであり、基板70と、パターン読取り素子71と、スペーサ72と、IC回路73と、透光板74と、透明板75と、紙片(光学パターン)76と、電極77とを備えて

ともに、この穴には紙片76が配置されている。

紙片76はその下面に文字や特定の色が印刷されたり、あるいは蓄電等が付けられたりしたものであり、その上面は透明板75の下面に接着固定されている。

透明板75は透光性(または半透光性)を有するプラスチック板または同様な性質を持つ他の材料によつて構成される板であり、その下面は前記紙片76が取り付けられている部分を除いて前記透光板74の上面に接着固定されるとともに、その一部にはこの透明板75および前記透光板74を上下に貫通するようにして複数の電極77が嵌入固定されている。

各電極77はこれら電極77が設けられているカード20-6と、外部機器(例えば、カード識別装置、自動支払機等)とを電気的に接続するためのものであり、前記スペーサ72、または透光板74部分等に配置された信号線(図示略)によつてIC回路73に接続されている。

IC回路73は前記スペーサ72のくり抜き部

構成されている。

基板70はこのカード20-6のベースとなるプラスチック等の板であり、この基板70の上面にはパターン読取り素子71が設けられている。

パターン読取り素子71はマトリクス状(またはアレイ状など)に配置された複数の受光素子(フォトダイオード、フォトトランジスタ等)、またはCCD(固体撮像素子)等によつて構成されるものであり、このパターン読取り素子71の周囲にはスペーサ72が配置されている。

スペーサ72は前記パターン読取り素子71およびIC回路73の部分がくり抜かれた前記パターン読取り素子71より厚いプラスチック板(または他の樹脂板)であり、その下面は前記基板70の上面に接着固定され、かつ上面は透光板74に接着固定されている。

透光板74は不透明なプラスチック板、有色のプラスチック板または他の材料によつて構成される板であり、この透光板74の前記パターン読取り素子71と対向する部分には穴が形成されると

分に配置されるものであり、第24図に示す如くマイクロプロセッサ78と、メモリ79とを備えて構成されている。

この場合、前記メモリ79には第25図のメモリマップに示す如く前記紙片76の下側のパターンに対応した規定データが予め記憶されている設定パターンエリア80と、前記パターン読取り素子71によつて読み取られたパターンが一時的に記憶される読取パターンエリア81と、送信データが記憶されている送信データエリア82とが設けられている。

次に第26図に示すフローチャートを参照しながらこの実施例の動作を説明する。

今、このカード20-6がカード識別装置等に挿入されていれば、マイクロプロセッサ78は第26図のステップST110においてこのカード識別装置等からデータ要求のリクエストが供給されるまで待ち、このリクエストが供給されたときステップST111でパターン読取り素子71からのデータを取り込む。

特開昭62-89167 (11)

この場合、このパターン読取り素子71と対向している紙片76は透明板75を介して供給される光によつて背面照光されているので、マイクロプロセッサ78にはこの紙片76の下面にあるパターンに対応したデータが供給され、マイクロプロセッサ78によつてこのデータがメモリ79の読取パターンエリア81へ転送される。

次いで、このマイクロプロセッサ78はステップS T 112においてこの読取パターンエリア81に記憶されているデータと、設定パターンエリア80に記憶されているデータとを比較し、これらが一致していればこのカード20-6のメモリ79のデータが他のカードからコピーされたものでないと判断してステップS T 113で送信可能なことを示すコードをカード識別装置等へ供給する。

この後、マイクロプロセッサ78はステップS T 114において所定の処理、例えば送信データエリア82にあるデータをカード識別装置等へ供給したりした後、この動作を停止する。

また前記ステップS T 112において前記読取パターンエリア81のデータと設定パターンエリア80のデータとが一致していないと判断されれば、マイクロプロセッサ78はこのステップS T 112からステップS T 115へ分岐して、ここでカード識別装置等へデータ送信が不可能なことを示すメッセージを送出して、この後、動作を停止する。

このようにこの実施例においては、カード20-6にコピー不能な紙片76を設けているので、他のカードのメモリに記憶されているデータをこのカード1にコピーしただけでは、このカード20-6が偽えなくすることができ、これによつてコピーカードが作られないようにすることができる。なおこの場合、読取りパターンエリア81を設けずに、パターン読取り素子71が順次出力するデータと、設定パターンエリア80に記憶されているデータとをリアルタイムで比較するようにしても良い。

また上述した各実施例においては、カード制や

このカードを読み取る間でカードがコピーされたものかどうか自動的に判別するようにしているが、換作員等が目視によつてこのカードの鑑別を行なうようにしても良い。

第27図はこのような鑑別方法を実現するとき用いられるカード識別装置の一例を示す斜視図である。

この図に示すカード識別装置1-7は、カード20-7（第29図参照）が挿入されたとき、このカード20-7のパターン60-7（第29図参照）を読み取つて表示装置90上に表示するとともに、このとき前記カード20-7に記憶されたパターンデータを読み出して、これを前記パターンと並べて表示するように構成されたものであり、その前面にはカード20-7を挿入するためのカード挿入口91と、処理手順および処理結果を表示する表示装置90と、オペレータ情報を入力するためのキーボード92とが設けられている。

第28図はこのカード識別装置1-7の回路構成

成例を示すブロック図である。なおこの図において第15図の各部と同一な部分には同じ符号が付してある。

この図に示す回路が第15図に示すものと異なる点は、キーボード92から入力したデータ、コード等によつてオペレータがCPU27の動作を制御し得るようにするとともに、表示装置90によつて前記CPU27の処理手順および処理結果を表示し得るようにしたことである。これによつて、この表示装置90に表示された情報をオペレータが直接照算することができる。

第29図はこのカード識別装置1-7に挿入されるカード20-7の回路構成例を示すブロック図である。

この図に示すカード20-7は、その表面にエンボス、文字パターン（または増幅パターン等）のパターン60-7が形成されたものであり、その内部にはCPU24-7と、メモリ23-7とが設けられ、CPU24-7の制御のもとに電源21-7を介してメモリ23-7のデータを外部

特開昭62-89167 (12)

に出力したり、この回路21-7を介して供給されたデータをメモリ23-7に書き込み得るようになっていゝ。

そしてこの場合、メモリ23-7には第30図に示す如く、既定パターンエリア95が設けられるとともに、この既定パターンエリア95には前記パターン60-7の特徴を示すパターンデータが記憶されている。

次に第31図を参照しながらこのカード20-7およびカード識別装置1-7の動作を説明する。

まず、カード20-7がカード識別装置1-7に挿入される前においては、カード識別装置1-7側のCPU27はステツプST120で待ち状態になっている。

ここで、オペレータが顧客等からカード20-7を受けとつて、これをカード識別装置1-7のカード挿入口91に挿入すれば、挿入検知器3がこれを検知してCPU27にカード20-7が挿入されたことを伝える。これによつて、CPU27は、ステツプST120からステツプST12

1へ分岐し、ここでパターン消取り図7の出力を受けているシフトレジスタ28の出力を取り込む。

次いで、CPU27はステツプST122でこのシフトレジスタ28によつて得られたパターンデータ、すなわち前記カード20-7のパターン60-7を固定して得られたパターンデータを表示装置90へ供給して、これを表示させる。

次いで、CPU27はステツプST123でカード20-7のメモリ23-7に記憶されているパターンデータを出力するように要求メッセージを出すと同時に、ステツプST124、ステツプST125において、カード20-7から応答があつたかどうか、またこの要求メッセージを出してから予め決められた時間が経過したかどうかをチェツクする。

そして所定時間内にカード20-7から応答がないとき、CPU27はステツプST125からステツプST126へ分岐して、ブザーを鳴らす等のエラー処理を実行した後に、動作を停止する。

また所定時間内にカード20-7から応答があ

つたときには、CPU27は前記ステツプST124からステツプST127へ分岐してカード20-7から送られてきたパターンデータを受信し、この後ステツプST128でこのパターンデータを表示装置90へ供給し、これを前記ステツプST122で表示されたパターンデータと変んで表示させ、オペレータにこれらのパターンが一致しているかどうかをチェツクさせる。

この後、CPU27はカード20-7を退却し、動作を終了する。

このようにこの実施例においては、オペレータ等にカード20-7の真贋を判別させることができる。

《発明の効果》

以上説明したように本発明によれば、カードリーダーやカードライター等を用いてカードからカードへデータを転送して作ったコピーカードと正しいカードとを識別することができる。

4. 図面の簡明な説明

第1図は本発明によるカード識別方法の第1実

施例で用いられるカード識別装置の要部構成図、第2図はこの第1実施例で用いられるカードの平面図、第3図は第1図に示すカード識別装置の回路構成例を示すブロック図、第4図は第3図に示すメモリマップ、第5図はこの第1実施例の動作例を示すフローチャート、第6図は本発明によるカード識別方法の第2実施例で用いられるカード識別装置の要部構成図、第7図はこの第2実施例で用いられるカードの平面図、第8図は本発明によるカード識別方法の第3実施例で用いられるカード識別装置の要部構成図、第9図はこの第3実施例で用いられるカードの平面図、第10図は第8図に示すカード識別装置の回路構成例を示すブロック図、第11図は第10図に示すメモリのメモリマップ、第12図はこの第3実施例の動作例を示すフローチャート、第13図は本発明によるカード識別方法の第4実施例で用いられるカードの回路構成例を示すブロック図、第14図は第13図に示すメモリのメモリマップ、第15図はこの第4実施例で用いられるカード識別装置の回路構



特開昭62-89167 (13)

成例を示すブロック図、第16図は第15図に示すメモリのメモリマップ、第17図はこの第4実施例の動作例を示すフローチャート、第18図は本発明によるカード識別方法の第5実施例で用いられるカードの回路構成例を示すブロック図、第19図は第18図に示すメモリのメモリマップ、第20図はこの第5実施例で用いられるカード識別装置の回路構成例を示すブロック図、第21図は第20図に示すメモリのメモリマップ、第22図はこの第3実施例の動作を示すフローチャート、第23図(A)は本発明の第6実施例を用いられるカードの平面図、第23図(B)は第23図(A)のL-L線における断面図、第24図は第23図(A)、(B)に示すカードの回路構成例を示すブロック図、第25図は第24図に示すメモリのメモリマップ、第26図はこの第3実施例の動作例を示すフローチャート、第27図は本発明によるカード識別方法の第7実施例で用いられるカード識別装置の斜視図、第28図は第27図に示すカード識別装置の回路構成例を示すブロッ


ク図、第29図はこの第7実施例で用いられるカードの回路構成例を示すブロック図、第30図は第29図に示すメモリのメモリマップ、第31図はこの第7実施例の動作例を示すフローチャートである。

1…カード識別装置、20…カード、23…メモリ、25…特徴(エンボス)。

特許出原人 立石電機株式会社
代理人 弁理士 岩倉昭二(他1名)




第4図




特開昭 62-89167 (14)


第 5 図




第 6 図




第 7 図




第 8 図




第 9 図






第 13 図






第 14 図



特隔昭 62-89167 (15)




特開昭 62-89167 (17)




特開昭62-89167 (18)


第 23 図 (A)




第 23 図 (B)




第 24 図




第 27 図



第 26 図




第 25 図




特開昭 62-89167 (19)


第 28 図



第 29 図



第 30 図



第 31 図

